Предлагается программно-аппаратная реализация дедуктивно-параллельного топологического метода моделирования неисправностей HEDEFS – Hardware Embedded DEductive Fault Simulation, который использует ad hoc технологии анализа сходящихся разветвлений, обратного моделирования дефектов, тестопригодного преобразования схем, ориентированного на обработку цифровых проектов большой размерности вентильного и регистрового уровней описания. Представлены структурные аппаратные решения для реализации методапри оценкекачества генерируемых тестов.

алгоритми, алгоритмы, моделювання несправностей, моделирование неисправностей, цифрові схеми, цифровые схемы, дедуктивно-паралельний метод, дедуктивно-параллельный метод